mirror of
https://github.com/cyring/CoreFreq.git
synced 2025-07-23 04:12:59 +02:00
Copyright (C) 2015-2019 CYRIL INGENIERIE
This commit is contained in:
@@ -266,7 +266,7 @@
|
||||
id="tspan3603"
|
||||
x="118.95782"
|
||||
y="1111.7253"
|
||||
style="font-size:12.5px">CoreFreq 2015-2018</tspan><tspan
|
||||
style="font-size:12.5px">CoreFreq 2015-2019</tspan><tspan
|
||||
sodipodi:role="line"
|
||||
id="tspan3605"
|
||||
x="118.95782"
|
||||
|
Before Width: | Height: | Size: 73 KiB After Width: | Height: | Size: 73 KiB |
2
Makefile
2
Makefile
@@ -1,5 +1,5 @@
|
||||
# CoreFreq
|
||||
# Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
# Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
# Licenses: GPL2
|
||||
|
||||
PWD ?= $(shell pwd)
|
||||
|
@@ -106,7 +106,7 @@ CoreFreq: Processor [06_1A] Architecture [Nehalem/Bloomfield] CPU [8/8]
|
||||
|
||||
### Daemon
|
||||
```
|
||||
CoreFreq Daemon. Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
CoreFreq Daemon. Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
|
||||
Processor [Intel(R) Core(TM) i7 CPU 920 @ 2.67GHz]
|
||||
Architecture [Nehalem/Bloomfield] 8/8 CPU Online.
|
||||
@@ -215,5 +215,5 @@ MSR_IA32_TEMPERATURE_TARGET - MSR_IA32_THERM_STATUS [DTS]
|
||||
# About
|
||||
[CyrIng](https://github.com/cyring)
|
||||
|
||||
Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
-------
|
2
amdmsr.h
2
amdmsr.h
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
2
bitasm.h
2
bitasm.h
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,5 +1,5 @@
|
||||
/*
|
||||
* CoreFreq (C) 2015-2018 CYRIL INGENIERIE
|
||||
* CoreFreq (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Contributors: Andrew Gurinovich ; CyrIng
|
||||
* Licenses: GPL2
|
||||
*
|
||||
|
@@ -1,5 +1,5 @@
|
||||
/*
|
||||
* CoreFreq (C) 2015-2018 CYRIL INGENIERIE
|
||||
* CoreFreq (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Contributors: Andrew Gurinovich ; CyrIng
|
||||
* Licenses: GPL2
|
||||
*
|
||||
|
@@ -1,5 +1,5 @@
|
||||
/*
|
||||
* CoreFreq (C) 2015-2018 CYRIL INGENIERIE
|
||||
* CoreFreq (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Contributors: Andrew Gurinovich ; CyrIng
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
@@ -1,5 +1,5 @@
|
||||
/*
|
||||
* CoreFreq (C) 2015-2018 CYRIL INGENIERIE
|
||||
* CoreFreq (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Contributors: Andrew Gurinovich ; CyrIng
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
@@ -2709,7 +2709,7 @@ Window *CreateAbout(unsigned long long id)
|
||||
char *F[] = {
|
||||
" "" by CyrIng "" ",
|
||||
" "" "" ",
|
||||
" "" (C)2015-2018 CYRIL INGENIERIE "" "
|
||||
" "" (C)2015-2019 CYRIL INGENIERIE "" "
|
||||
};
|
||||
size_t c = sizeof(C) / sizeof(C[0]),
|
||||
f = sizeof(F) / sizeof(F[0]),
|
||||
@@ -7296,7 +7296,7 @@ void Top(char option)
|
||||
int Help(char *appName)
|
||||
{
|
||||
printf( "CoreFreq." \
|
||||
" Copyright (C) 2015-2018 CYRIL INGENIERIE\n\n");
|
||||
" Copyright (C) 2015-2019 CYRIL INGENIERIE\n\n");
|
||||
printf( "usage:\t%s [-option <arguments>]\n" \
|
||||
"\t-t\tShow Top (default)\n" \
|
||||
"\t-d\tShow Dashboard\n" \
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
@@ -3676,7 +3676,7 @@ int Shm_Manager(FD *fd, PROC *Proc)
|
||||
/* Welcomes with brand and per CPU base clock. */
|
||||
if (Quiet & 0x001)
|
||||
printf("CoreFreq Daemon." \
|
||||
" Copyright (C) 2015-2018 CYRIL INGENIERIE\n");
|
||||
" Copyright (C) 2015-2019 CYRIL INGENIERIE\n");
|
||||
if (Quiet & 0x010)
|
||||
printf("\n" \
|
||||
" Processor [%s]\n" \
|
||||
|
@@ -1,5 +1,5 @@
|
||||
# CoreFreq
|
||||
# Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
# Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
# Licenses: GPL2
|
||||
|
||||
[Unit]
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,10 +1,10 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
#define COREFREQ_VERSION "1.39.7"
|
||||
#define COREFREQ_VERSION "1.39.8"
|
||||
|
||||
enum { GenuineIntel,
|
||||
Core_Yonah,
|
||||
|
@@ -1,5 +1,5 @@
|
||||
# CoreFreq
|
||||
# Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
# Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
# Licenses: GPL2
|
||||
#
|
||||
AUTOINSTALL="yes"
|
||||
|
@@ -1,6 +1,6 @@
|
||||
/*
|
||||
* CoreFreq
|
||||
* Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
* Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
* Licenses: GPL2
|
||||
*/
|
||||
|
||||
|
@@ -1,7 +1,7 @@
|
||||
#!/bin/sh
|
||||
#
|
||||
# CoreFreq
|
||||
# Copyright (C) 2015-2018 CYRIL INGENIERIE
|
||||
# Copyright (C) 2015-2019 CYRIL INGENIERIE
|
||||
# Licenses: GPL2
|
||||
#
|
||||
if (( $# > 2 )); then
|
||||
|
Reference in New Issue
Block a user